ラティスMachXO全ファミリ製品の量産開始

製品発表からわずか5ヶ月でクロスオーバー・プログラマブル・ロジック・ファミリのリリース完了、量産開始

ラティスセミコンダクター（米国NASDAQ：LSCC）は本日、130nmテクノロジを採用したMachXOÔ 製品ファミリの最大メンバーである、MachXO1200及びMachXO2280をリリースしました。これによりMachXO"クロスオーバーPLD"ファミリの全製品が量産出荷となりました。

ラティスは2005年7月にMachXO製品ファミリを発表しました。5ヵ月後、最終デバイスをリリースし、全ファミリ製品が量産出荷となりました。MachXOはすでにコンピューティング、コンスーマ、インダストリアル及び車載用途の分野で、顧客の量産システムに採用されています。

ラティスセミコンダクター社マーケティング担当副社長スタン・コペックは以下のように語ります。｢ラティスは新製品発表において常に、次世代製品ロードマップの展望と設計者が直近で採用できるシリコン製品の利点とのバランスを念頭に情報提供をしてきました。ラティスはこのMachXO製品のタイムリーなリリースで、高性能製品、機能豊富なPLDファミリの顧客要求に応えられたと存じます。ラティスのお客様は無制限再構成機能、インスタント・オン動作、柔軟なI/O標準回路、スリープモードやTransFRÔフィールド・アップグレード機能などを含む、MachXO製品のクロスオーバー・アーキテクチャに熱い反応を見せています。｣

PLD新クラスの定義

MachXOファミリは、従来の高集積度CPLDまたは低集積度FPGA製品を利用したアプリケーションをサポートする、クロスオーバー・プログラマブル・ロジックデバイスの新しいクラスを定義します。 130nm不揮発性組込みフラッシュプロセス技術により、論理実装に256から2280 の業界標準4入力ルックアップ・テーブル（LUT）を用い、ロジック機能は最大50%のコスト低減をしながら機能性を著しく向上しました。ユーザI/O数は72～271本で、このPLD集積度範囲製品を採用するユーザのニーズに答えます。

MachXOは従来のCPLDアプリケーションに対応するだけでなく、全製品に分散メモリ、低スタンバイパワーのスリープモードや、ラティス独自のTransFR™技術による、アプリケーション動作に影響を与えないロジック構成の更新機能を追加しました。さらに、高集積度デバイスには組込み型ブロックRAM（EBR）、PLLクロック回路、PCI及びLVDS I/Oをサポートし、従来FPGAアーキテクチャにしか見られなかった機能を備えています。同時に、定番のMACH®製品に代表されるラティスCPLD製品が備え持つ、インスタント・オン（即時立ち上り）、単一チップ、及び高速動作などの特長も継承しています。

ラティスMachXOは、バスブリッジング、インターフェース、制御ロジック、クロック管理、電源及びリセット管理やASIC及びFPGAコンフィギュレーションなど、幅広のアレイ機能の実装に最適です。

ユニークなMachXO製品特長

ラティスMachXOは、スリープモード及びTransFRテクノロジなど、本クラスベストの 革新的特長を備えています。スリープモードはスタンバイ消費電力を百分の一に減少し、低消費電力を要求するアプリケーションをサポートします。TransFR（トランスペアレント・フィールド再構成機能）技術を用い、当該デバイスがSRAM構成メモリで動作中にフラッシュ構成メモリのプログラミングが可能です。新規構成は適宜フラッシュからSRAMブロックへ数ミリ秒でダウンロードできます。TransFRテクノロジにより、システム動作の中断をせずにデバイス更新ができるので、99.999%以上のシステム運用性（ファイブ・ナイン）を維持しながら、フィールドロジック・アップデートを可能にします。

製品入手性と価格

MachXO1200及びMachXO2280デバイスは100ピン薄型クワッド・フラット・パック（TQFP）、144ピンTQFP、132ボール・チップスケールBGA（csBGA）、256ボール・ ファインピッチ薄型BGA（ftBGA）及び324ボールftBGA（MachXO2280のみ）で提供され、コマーシャル（0～85°C ）及びインダストリアル（-40～100°C）動作動作温度範囲品で出荷されます。1.2V"E"品及び1.8、2.5または3.3V"C"品で様々な電源電圧オプションを提供します。1200 LUT、MachXO1200製品の単価は250K個以上の場合で約$3.50、2280 LUT、MachXO2280製品は約$5.00です。

ラティスセミコンダクター社について

ラティスセミコンダクター社は最新論理設計ソリューションとして、業界で最も広範囲の フィールド・プログラマブル・ゲート・アレイ（ FPGA ）、 フィールド・プログラマブル・システム・チップ （ FPSC ）、 コンプレックス・プログラマブル・ロジック・デバイス （ CPLD ）、 プログラマブル・ミックスト・シグナル製品 (ispPAC ®)、及び プログラマブル・デジタル相互接続製品 (ispGDX ®)を含む高性能 プログラマブル・ロジック・デバイス (PLD)、とその開発ツールの開発、設計、販売を行っています。ラティスは業界をリードする SERDES製品も提供します。ラティスは「ベストだけを提供」し、最先端のシステム専門知識を具現化する革新的なプログラマブル・シリコン製品で、今日のシステム設計に包括的なソリューションを提供します。

日本代表取締役：ジョン・チャールズ（ John Charles ）

ラティス社米国本社所在地：
アメリカ合衆国オレゴン州ヒルズボロ市 NE ムーアコート 5555 番地
5555 NE Moore Court, Hillsboro, Oregon 97124, U.S.A.
TEL: (503) 268-8000
FAX: (503) 268-8037
WEB Site: http://www.latticesemi.com

セーフ・ハーバー（事情変更による免責）の告知：
Statements in this news release looking forward in time are made pursuant to the safe harbor provisions of the Private Securities Litigation Reform Act of 1995. Forward-looking statements involve risks and uncertainties that could cause actual results to differ materially from those expressed in such statements. The key factors that could cause our actual results to differ from the forward-looking statements concerning market acceptance of the Company's products include customer demand for our new products, the impact of competitive products and pricing, technological and product development risks and other risk factors detailed in the Company's Securities and Exchange Commission filings.

# # #

上記文中使用の当社及び他社の名称、製品名の商標について：
Lattice Semiconductor Corporation, Lattice (& design), L (& design), ispGDX, ispPAC, MACH, MachXO, TransFR and specific product designations are either registered trademarks or trademarks of Lattice Semiconductor Corporation or its subsidiaries in the United States and/or other countries.

GENERAL NOTICE: Other product names used in this publication are for identification purposes only and may be trademarks of their respective holders.