ラティスNEWS 2009年9月

LatticeECP3 FPGAの低消費電力、低価格のメリットが、複雑な無線・有線通信アプリケーションにまで拡大

8月24日、ラティスはLatticeECP3デバイスの最大規模品である、LatticeECP3-150の発売を発表しました。この低消費電力FPGAは3G基地局の量産低コスト設計、およびその他の複雑な無線通信および有線通信アプリケーションに最適です。

特長

• 複雑な設計の実装が可能な149K LUT4の論理規模
• 230 Mbps～3.2 Gbpsのデータレートで最大16チャネルのSERDES
• 6.8 Mbitsの組み込みブロックメモリと、303 Kbitsの分散RAM
• 320個の18×18乗算器および強力な54ビットALU動作の従属接続可能なDSPアーキテクチャ
• 2個のDLLと10個のPLL
• 最大586 I/O ～ プログラマブルなsysIOバッファが幅広いインターフェイスをサポート
• 高性能ADC/DACとのインターフェイスが可能な入力遅延ブロックを持つ1 Gbps LVDS I/O
• 低コストなワイヤボンド・パッケージ

電力

LatticeECP3ファミリは超低消費電力でコスト最適化された富士通の65 nmプロセスで製造されます。消費電力をさらに低減するため、LatticeECP3は可変チャネル長、最適化された低消費電力トランジスタ、および改良された配線アルゴリズムを使用しています。その結果、LatticeECP3ファミリは競合他社製品に比べて、はるかに低い総合電力を実現しました。

測定手法と結果の詳細については、ホワイトペーパー；FPGA設計における消費電力の考察（LatticeECP3）を参照してください。

IP

ラティスでは、設計者が市場投入期間を短縮してソリューション開発できるように、Intellectual PropertyIntellectual PropertyCPRI、OBSAI、Serial RapidIO、XAUI、SGMII/Gigabit Ethernet [EN]、PCI Expressなど、またDSP機能およびその他のメモリ・インターフェイスや接続性のIPとしてTri-Rate SDI PHY [EN]、FIRフィルタ [EN]、FFT [EN]、リードソロモン・エンコーダ、リードソロモン・デコーダ、CORDIC [EN]、CIC [EN]、NCOなどがあります。

ソフトウェア

LatticeECP3 FPGAファミリは、ispLEVER設計ツールスイート・バージョン7.2サービスパック2でサポートされ、プロジェクト管理、IP統合、設計プランニング、電力見積もり、配置配線、オンチップ・ロジアナなど、すべての設計作業用の強力なツールが一式提供されます。

アプリケーション

低消費電力特性、小さいチップサイズ、低コストのワイヤボンド・パッケージ、高性能DSP、I/OおよびマルチプロトコルSERDESという特長を持つLatticeECP3-150は、MIMOベースのRFアンテナ・ソリューションなど、非常に複雑で集積度の高いWireless Remote Radio Heads（RRH）に最適です。

ECP3-150 FPGAは、FPGA業界最小のコストと消費電力によって、有線アクセス機器開発者に、比類ない高密度、低価格、低消費電力のイーサネット、SONET、およびPCI Expressソリューションを提供します。

その他の情報

LatticeECP3の詳細については、ラティスのウェブサイトをご覧になるか、お近くのラティス販売代理店までお問い合わせください。