Lattice Semiconductor Corporation
ホーム > 企業情報 > ラティスNEWS > 2010年11月 > プラットホーム・マネージャ

LatticeNEWS 2010年11月

新しいプラットホーム・マネージャが転換するボードの電源管理とデジタル管理

ラティスは第3世代のミクストシグナル・デバイスであるプラットホーム・マネージャ・ファミリを発表しました。プログラマブルなプラットホーム・マネージャは、プログラマブルなアナログおよびロジックを集積し、電源管理、デジタル・ハウスキーピング、グルーロジックなど多くの一般的な機能をサポートすることで、ボード管理の設計を大幅に簡素化します。これらのサポート機能を集積したプラットホーム・マネージャ・デバイスは、従来の手法と比較してこうした機能のコストを削減するだけでなく、システムの信頼性を改善し、高度な設計柔軟性を提供することで、回路基板を改版するリスクを最小にします。

 

Platform Manager

アーキテクチャ

プラットホーム・マネージャ・ファミリは、LPTM10-1247とLPTM10-12107という2つのデバイスで構成されます。LPTM10-1247デバイスは12系統の電圧を監視し、47本のデジタルI/Oをサポートします。一方、LPTM10-12107は12系統の電圧を監視し、107本のデジタルI/Oをサポートします。機能的には、これらのデバイスは電源管理セクションとデジタルボード管理セクションを持っています。電源管理セクションは、プログラマブルな閾値、0.7%の高精度差動入力コンパレータブロック、48マクロセルCPLD、プログラマブル・ハードウェアタイマ、10ビットA/Dコンバータ、電源のトリミングおよび管理用のトリムブロックで構成されます。デジタルボード管理セクションは、640 LUT FPGAとプログラマブルなロジックインターフェイスI/Oで構成されます。

 

Platform Manager Block Diagram

プラットホーム・マネージャのブロック図

 

ソフトウェア・サポート

プラットホーム・マネージャ製品ファミリは、PAC-Designer 6.0、及びispLEVER 8.1 SP1設計ソフトウェアでサポートされています。どちらのソフトウェアパッケージも、ラティスのウェブサイトから無償でダウンロードできます。

プラットホーム・マネージャ開発キット

プラットホーム・マネージャ開発キットにはデモ用コードとマニュアル一式がそろった評価ボードが含まれ、ユーザは5分以内にハードウェアを確認し、動作が検証済みの、用意されたソースコードを再コンパイルすることで、30分以内に自身の設計を開始できます。

 

Platform Manager Development Kit

プラットホーム・マネージャ開発キット

 

入手性

プラットホーム・マネージャ・デバイスは、商業用および産業用温度範囲のものが用意され、環境にやさしい鉛フリー/ハロゲンフリー・パッケージで入手できます。サンプル出荷は既に開始されています。

その他の情報

プラットホーム・マネージャ・ファミリの詳細については、ラティスのウェブサイトをご覧頂くか、お近くのラティス担当営業までお問い合わせください。デバイスの用途がよく分かる、オンデマンドのプラットホーム・マネージャ・ビデオもあります。 

ご利用条件 | プライバシー・ポリシー | ニュースリリース | 求人情報 | 投資家情報 | お問い合わせ | サイトマップ © Lattice Semiconductor Corporation 2012