ラティスNEWS 2009年11月

SERDESアプリケーション用の新しいLatticeECP3評価ボード

LatticeECP3シリアルプロトコルボードを使用してLatticeECP3高速SERDESトランシーバ機能の評価と実験が可能

ラティスは、低消費電力でSERDESに対応したLatticeECP3 FPGAファミリの評価、デモ、および開発用の新しい評価ボードを最近発表しました。LatticeECP3デバイスの性能を詳しく知りたい場合や、独自ソリューションが開発途中の場合は、この新しいボードが目標達成に役立ちます。

LatticeECP3シリアルプロトコルボード [EN]を使用すると、LatticeECP3高速SERDES トランシーバ機能の評価と実験が可能となり、設計の迅速なプロトタイプ作成とテストも行えます。高速I/Oチャネルの完全で詳細な特性確認が可能で、相互接続用の最新プロトコルの一部に対応したインターフェイスが内蔵されています。

ボードの心臓部は、1156ボールfpBGAパッケージのLatticeECP3-95 FPGAです。このボードは、カードエッジ・フィンガがx4のPCI Expressアドインカード仕様のフォームファクタを拡張したもので、SERDES信号のシグナル・インテグリティ分析や、独自システムに接続したり、或いはシリアルプロトコルによる相互動作も可能とするSMAがあります。その他の機能としては、マイクロプロセッサ用のDDR2およびDDR3メモリ部品、およびデモ用の汎用アプリケーション、スイッチ、LED、ディスプレイがあります。このボードは、LatticeECP3デバイスを完全に評価するためのデバッグおよび解析（支援）機能を持っています。ラティスではSERDESシグナル・インテグリティ試験やPCI Express評価用に、IPや参照設計、およびファームウェア・パッケージも全て用意しています。

LatticeECP3シリアルプロトコルボード

より詳細な情報

T本ボードはLatticeECP3 FPGAファミリを用いた貴方のソリューションを開発する際の有用な参照となります。本ボードやその他の評価ボードに関しては、ラティスのウェブサイト [EN]をご覧になるか、お近くのラティス販売代理店までお問い合わせ下さい。