ラティスは、新しいデバイスサポートと生産性機能を持つ、PAC-Designerミクストシグナル設計ツールのバージョン5.2を今月リリースしました。PAC-Designer 5.2ソフトウェアは、 ispPAC-POWR1014-2およびispPAC-POWR1014A-2デバイスという、2つの新しい高性能パワーマネージャII製品をサポートするようになりました。POWR1014/A-2デバイスは、ホットスワップ制御、電圧系統の監視、および電源シーケンス制御ICの統合に最適です。PAC-Designer 5.2ソフトウェアは、ispClock5400Dデバイスの40～400 MHzという幅広い動作周波数範囲と、位相および時間スキュープログラミング用の新しいグラフィカルエディタもサポートしています。
パワーマネージャIIデバイスは、電圧監視、リセット生成、ウォッチドッグタイマ、ホットスワップ制御などの、電源管理用ディスクリートICの統合に一般的に使用されます。統合されるデジタル管理機能が増加しているため、設計手順の中での検証作業を堅固なシミュレーション技術に依存するようになっています。PAC-DesignerソフトウェアにHDLエクスポート機能が追加されたため、パワーマネージャIIデバイスに内蔵された電源のシーケンス管理、リセット信号分配、およびその他のデジタルロジックを、IEEE業界標準のVerilog HDL（VHDL）でシミュレートすることができます。その結果、Aldec Active-HDL Lattice Web Editionシミュレータで、シーケンスおよび監視ロジックの機能検証が可能です。
ラティスのWindows版PAC-Designerソフトウェアは、ラティスのウェブサイトから無償でダウンロードできます。
