ラティスNEWS 2010年6月

LatticeECP3-35がビデオ、セキュリティ/監視、および通信アプリケーション用としてさらに省電力化および低価格化

各賞を受賞した [EN]高価値、低電力のLatticeECP3ミッドレンジFPGAファミリのLatticeECP3-35デバイスが、信頼性試験を全て完了し、量産が開始されました。この省電力FPGAは、大量生産、省電力、および低価格のビデオ、セキュリティ/監視、工業用、組み込み用、および商業用アプリケーションに最適です。

特長

• 33 K LUT4の論理規模による複雑な設計の実装
• 150 Mbps～3.2 Gbpsのデータレートで、PCI Express、イーサネット（1GbE、SGMII、XAUI）、CPRI、Serial RapidIO 2.1、SONET/SDH、SPI4、および3G SMPTEといった幅広いシリアルプロトコルをサポートする、最大4チャネルのSERDES
• 実績ある低コストなワイヤボンド・パッケージ
• 1.3 Mbitsの組み込みメモリと、68 Kbitsの分散RAM
• 完全カスケード可能なDSPアーキテクチャと、64個の18×18乗算器および強力な54ビットALU動作
• 2個のDLLと4個のPLL
• 最大310本のI/Oと、800 Mbps DDR3など幅広いインターフェイスをサポートするプログラマブルsysIOバッファ
• 入力遅延ブロックを持つ1 Gbps LVDS I/Oにより、高性能ADCおよびDACとのインターフェイスが可能
• この論理規模のSERDES対応FPGAよりも大幅に低い総消費電力

IPコア

Intellectual Property（IP）コアとして、FIRフィルタ、FFT、リードソロモン・エンコーダ/デコーダ、CORDIC、CIC、DSP機能用のNCO、CPRI、OBSAI、Serial RapidIO、XAUI、SGMII/ギガビットイーサネット、PCI Express、シリアル接続用Tri-Rate SDI PHY、DDR/DDR2/DDR3メモリインターフェイスなどがラティスおよび当社パートナから提供され、設計者は短い市場投入期間で設計ソリューションを開発できます。

ソフトウェア

LatticeECP3 FPGAファミリは、ispLEVER設計ツールスイート、バージョン8.0サービスパック1（SP1）でサポートされ、プロジェクト管理、IP統合、設計プランニング、消費電力見積もり、配置配線、オンチップロジック解析など、すべての設計作業用の強力なツールが一式そろっています。

その他の情報

LatticeECP3 FPGAファミリの詳細については、ラティスのウェブサイトをご覧頂くか、ラティス代理店までお問い合わせください。