ADC（Analog-to-Digital Converter）は、アナログ信号を、デジタルロジックを使用して通信および処理可能なデジタル表記に変換するため使用されます。データに対する要求が高まっているため、システムの性能要件に適合する広帯域幅ADCの必要性が増しています。高性能ADCは、次のような多くのアプリケーションで採用されています。
高サンプルレート/分解能のADCにシステムを移行するには、既存のハードウェアと高速ADCが提供する新しいインターフェイスとの間に、高速インターフェイスを持つFPGAによるブリッジが必要になることがよくあります。そのようにすると、設計者は高速ADCインターフェイスの細かいタイミングを気にすることなく、FPGA内部でのADCデータ処理と、システム内の他の部分へのルーティングに意識を集中できるようになります。従来、この条件を満たすことができるのは、高価なハイエンドFPGAだけでした。LatticeECP3およびLatticeECP2/M FPGAファミリは、低コストで、はるかに低い消費電力でこのブリッジ機能を実現します。
ADコンバータ・インターフェイス参照設計 [EN]は、LatticeECP3 FPGAを使用して高速ADCデバイスとインターフェイスする方法の実例になっています。この参照設計では、TI（Texas Instruments）社ADS64XXファミリADCなどの高性能ADCが、LatticeECP3 FPGA高速LVDS I/Oとインターフェイスすることで、必要なインターフェイス信号数を減らす方法を確認できます。この参照設計は、1つまたは2つの高速LVDS信号によってデータサンプル入力を受信し、そのシリアルデータをパラレルワード形式に変換します。
ADCインターフェイス（RD1089）のブロック図
ADCコンバータからのシリアルデータは、ビットクロックおよびフレームクロックと共に、1つまたは2つのデータ信号（DA0またはDA1）として入力されます。ADCから受信したシリアルデータはデシリアライズされ、出力バスDA_wordからパラレルデータとして出力されます。出力信号word_capが'1'に設定されたときは、DA_wordに有効な出力データが含まれることを示しています。
LatticeECP3 I/Oプロトコルボード [EN]およびLatticeECP3 IOP to TI ADC/DACアダプタボード [EN]は、LatticeECP3 FPGAを対象としたユーザ設計とIPコアを評価、テスト、およびデバッグするための便利なプラットフォームをLatticeECP3 I/Oプロトコルボード上で提供し、TI社のADS6425およびDAC5682Z EVMボードと直接インターフェイスするよう設計されています。その他のTI EVMボードにも、LatticeECP3 IOP to TI ADC/DACアダプタと互換性を持つものがあります。接続すると、ラティスとTI社の評価ボードがデスク上にフラットにレイアウトされ、機構的に安定したテスト構成が得られます。
TI社のADCおよびDAC EVMと接続されたLatticeECP3 I/Oプロトコルボード
アナログ・デジタルコンバータ・インターフェイスの参照設計、LatticeECP3 I/Oプロトコルボード・ユーザガイド、およびLatticeECP3 IOP to Texas Instruments ADC/DACアダプタボード・ユーザガイドは、ラティスのウェブサイトからダウンロードできます。
