 |
||
アカウント・インフォ
  
|
|
新しい"プロセッサ・パワーマネージャ"がマイクロプロセッサのサポートコストを削減新しいProcessorPMデバイスは、マルチプロセッサおよびDSP設計で使用される別々の電源管理ICの機能を集積し、監視精度を高め、設計の信頼性を向上します。 ラティスは各賞を受賞したPower Manager IIファミリの新しいメンバとして、ProcessorPMデバイスを発表しました。このデバイスは、ほぼすべてのマイクロプロセッサやDSP設計に取り入れられているリセット生成、ウォッチドッグタイマ、および電圧監視機能用の、プログラマブルなシングルチップ・ソリューションです。価格設定は既製の3電源系監視用ICと同等にされていますが、ProcessorPMでは、リセット生成ICの機能と可変パルスストレッチ・タイミング、最大2分間動作するウォッチドッグタイマIC、および6電源系の監視IC機能が集積されています。 ProcessorPMでは、通常は個別ICを使用して実装するリセット、監視、ウォッチドッグの各機能を集積しているため、設計コストを削減できます。ProcessorPMではラティスのインシステム・プログラマビリティを取り入れることで、設計の柔軟性も高まります。
 ProcessorPMには複数の個別デバイスの機能が集積されています。
ProcessorPMデバイスは、6本のプログラマブル閾値コンパレータ(精度は0.7%)と、外付け抵抗およびコンデンサを使用することなく、最大6つの電源系を監視する個別グリッチフィルタを持っています。コンパレータ出力は16マクロセルに接続されています。これは機能拡張されたオンチップPLDで、単純な論理式を使用することでリセット信号と電圧低下信号を生成します。4つのタイマは、32ミリ秒から2秒の間で個別にプログラムでき、ウォッチドッグタイマの実装、またはリセットパルスのストレッチ用に使用されます。2本のデジタル入力は、手動リセット入力、またはPower DownやDisable Processor信号など他のデジタル入力のモニタ用に使用できます。 すべてのデバイス設定はオンチップの不揮発性EEPROMに格納され、JTAGインターフェイスを通じてプログラムされます。閾値の変更やタイマ値の変更など、ボードの組み立て後の設計変更は、PAC-Designerソフトウェアで設計を修正してから、それをJTAGを通じて設計にダウンロードすることで簡単に行えます。抵抗やコンデンサを変更する必要はありません。 工場出荷時にプログラム済みのProcessorPMは利便性を向上し、ボードのコストを削減ProcessorPMは初期コンフィグレーションがプログラム済みで、プログラマブルな6電源系対応のリセット生成器(ピンのストラップで設定)と、プログラマブルなウォッチドッグタイマ(ピンのストラップで設定)が集積されています。このコンフィグレーションは、多くの設計でそのまま使用できます。オリジナルのコンフィグレーション・ソフトウェアのソースコードも提供されるため、追加機能を統合して、さらにボードのコストを削減することもできます。 ProcessorPMの設計サポートProcessorPMの設計は、PAC-Designerソフトウェア・ツールスイートのバージョン5.1が持つ、直感的でユーザフレンドリなGUIを使用して実装可能です。このソフトウェアは、ラティスのウェブサイトから無料でダウンロードできます。 PAC-Designer 5.1ソフトウェアはLogiBuilder機能が強化され、設計者がソリューション・コストを削減できます。LogiBuilderではPLDロジックが20～30%少なくて済むため、ProcessorPMデバイスにより多くのマイクロプロセッサ・サポート機能を統合することができます。
ProcessorPMは次の4つの簡単な手順で、特定の設計環境用にカスタマイズできます。
その他の情報新しいProcessorPMデバイスの詳細については、ラティスのウェブサイトをご覧になるか、お近くのラティス販売代理店までお問い合わせください。 |