ニュースレター・アーカイブ

2011

ラティスNEWS 2011年3

• 新しい超多ピン対応デバイスがMachXO2 PLDファミリを拡充

この新しいデバイスは、幅広いボード機能の実装に対して、I/O数の多いパッケージという選択肢を提供します。

• 詳細はこちらをクリックしてください。

• 故障ログで製品コストを抑制

  故障ログがあれば、返却された製品の診断修理時間と廃棄が減少し、全体的な製品コストが削減されて、競争力が得られます詳細はこちらをクリックしてください。

• ispMACH 4000 CPLDでボード面積を節約

  DVB-Sチューナモジュール・チップセットに搭載されたispMACH 4000 CPLDが、貴重なPCB面積を節約します。

• 詳細はこちらをクリックしてください。

• 無償のオンデマンドビデオとWebcast
• 最新資料
• LatticeNEWS 2011年3月記事の全てを読む [EN]

ラティスNEWS 2011年2

• 詳細は新年明けましておめでとうございます。
• プラットホーム・マネージャがElectronic Products誌の2010プロダクト・オブ・ザ・イヤーに
  プラットホーム・マネージャ・ミクストシグナル・デバイスが、Electronic Products誌のアナログ/ミクストシグナルICの "プロダクト・オブ・ザ・イヤー" に選ばれました。Electronic Products 誌のプロダクト・オブ・ザ・イヤーはエレクトロニクス業界で最も競争の激しい賞であり、これに認定されたことは大変な栄誉です。詳細はこちらをクリック...
• LatticeECP3 HDMI/DVIインターフェイス参照デザイン及びループバックデモ
  DVI及びHDMIは、PCモニタやHDTVなどのデジタル表示装置を接続するための有力なインターフェイスとして出現しました。HDMI/DVI参照デザインおよびループバックデモを使用すると、特定の用途向けのSERDESベースのHDMI/DVI物理層ソリューションを評価できます。詳細はこちらをクリック...
• システム機器に最適なMachXO2 PLD
• 新しいJESD204Aソリューションビデオ
• MachXO PLDで産業用ディスプレイのコスト削減
• クイックスタートキットで始めるMachXO2 PLD
• トップ記事ページへ

ラティスNEWS 2011年1

• 低コストLatticeECP3 FPGAがHiGig™プロトコルに対応
  各賞を受賞した低コストなLatticeECP3 FPGAファミリをベースとした、HiGig/イーサネットMAC IPコアが発売されました。この実装面積の小さい新しいIPコアを使用すると、設計者はBroadcom社のデバイスを使用して、低コストなブリッジング及びスイッチング・ソリューションを実現できます。詳細はこちらをクリック...
• コンスーマ用途に最適な低コスト、低消費電力MachXO2 PLD
  MachXO2 PLDファミリは低コストで超低消費電力、そしてシステムの高集積化が小さなパッケージで提供できるという利点を持っています。MachXO2デバイスには、ユーザフラッシュメモリ（UFM）、I²C、SPI、タイマ/カウンタなど、汎用的に使用される機能をハードマクロとして内蔵しています。詳細はこちらをクリック...
• ispMACH 4000ZEウォッチドッグタイマ
• LatticeECP3の高度なDSP機能
• 照明、カメラ、アクション ～ MachXO2をオンラインで放映中!
• ラティスがFacebook、ツイッター、YouTubeに登場
• トップ記事ページへ

2010

ラティスNEWS 2010年12

• 新しいMachXO2 PLDファミリ: 小論理規模アプリケーション用の“何でもできる”PLD
  MachXO2は、単一のデバイスで低コスト、低消費電力、高いシステム集積度を併せ持っています。低消費電力65nmプロセスで製造され、フラッシュ混載テクノロジを採用したMachXO2ファミリは、MachXO PLDファミリと比べて論理規模が3倍に増加、ブロックメモリも10倍に増加、スタティック電力は100分の1以下に低下、そして最大で30%低コストになっています。詳細はこちらをクリック...
• 最新のLattice Diamond設計ソフトウェアが新しいMachXO2 PLDをサポート%)
  Diamond 1.1では、低消費電力でコスト要件の厳しいアプリケーションのサポートが拡大され、性能と生産性が向上し、大規模設計で平均Fmaxが最大20%向上しています。詳細はこちらをクリック...
• 民生電子機器用ラティスPLDの「グリーン化」
• 低コスト、低消費電力のSerial RapidIO 2.1ソリューションと新しいAMC評価プラットフォーム
• 低コストFPGA用のPCI Express Root Complex-Lite IPコア
• パワーマネージャIIを使用してシステム電源制御を解決
• プラットホーム・マネージャ・デバイスで転換するボードマネージメント設計が、新しいPAC-Designer 6.0で可能に
• Power 2 Youブックの新版
• トップ記事ページへ

ラティスNEWS 2010年11

• プラットホーム・マネージャが転換するボードの電源管理とデジタル管理
  ラティスは第3世代のミクストシグナル・デバイスであるプラットホーム・マネージャ・ファミリを発表しました。プログラマブルなプラットホーム・マネージャは、プログラマブルなアナログおよびロジックを集積し、電源管理、デジタル・ハウスキーピング、グルーロジックなど多くの一般的な機能をサポートすることで、ボード管理の設計を大幅に簡素化します。詳細はこちらをクリック...
• 新しいビデオディスプレイ・インターフェイスがデジタルサイネージ、ビデオウォール、産業用ビジョンシステムの設計時間を短縮
  High-Definition Multimedia Interface（HDMI®）、Digital Visual Interface（DVI）、及び7:1 LVDSビデオインターフェイス・アプリケーションなどに対応する、ビデオディスプレイ・インターフェイス・ソリューションの包括的スイートの出荷が開始されました。詳細はこちらをクリック...
• LatticeECP3 SPI4.2ブリッジ・アプリケーション
• ispMACH 4064ZEを使用した携帯ハンドセットでコスト削減
• Lattice DiamondのTclスクリプト実行サポート
• Lattice Diamond設計ソフトウェアがElektra Awardsの最終候補として指名
• トップ記事ページへ

ラティスNEWS 2010年10

• ラティスPLDとFTDIからUSBへの容易なインターフェイス
  FTDI (Future Technology Devices International)社のFT2232は使いやすくて低コスト、そしてコンパクトサイズの完結したUSBソリューションで、JTAG、I2C、および他の幾つかのプロトコルに対応するようにプログラムできます。FIFOやSPI、UART、またはその他のシリアルインターフェースを使用することで、設計者はPLDをFT2232に容易に接続できます。これらの機能のいくつかを用いた参照設計がラティスから入手できます。 詳細はこちらをクリック...
• LatticeECP3-17による低コスト、低消費電力アプリケーションの開発
  LatticeECP3-17デバイスはビデオやネットワーク、コンピューティング、組み込み、そして工業用アプリケーションなどのニーズに応えるため、様々なIPコアと共に低コストと低消費電力ソリューションを設計者に提供します。詳細はこちらをクリック...
• 採用実績豊富なPLDのMachXOとispMACH 4000ZE用に参照設計ポートフォリオを拡充
• Lattice Diamondのインプリメンテーションとストラテジが設計ツールの機能性を増大
• ispLEVER Classic 1.4の論理合成と改良された電力最適化
• トップ記事ページへ

ラティスNEWS 2010年9

• ラティスの暫定CEO Chris Fanning:「当社の目標は急速な成長」
• 環境にやさしい素材のオプションにより、ispMACH 4000ZEが民生電子機器用グリーンICに
  量産型民生用電子機器で定評あるプログラマブルロジック・ソリューションのispMACH 4000ZE CPLDファミリには、最近の業界規制の要件を満たす、グリーンパッケージ・オプションが用意されています。詳細はこちらをクリック。
• LatticeECP3とBroadcomおよびMarvell社デバイスとのXAUI相互接続%)
  LatticeECP3 FPGA用のXAUI IPコアは、XAUIデバイスとBroadcom社BCM56800やMarvell社クワッド・トランシーバAlaska88X2040などのXGMII（10-Gigabit Media Independent Interface）デバイスとの間のブリッジ用ソリューションを提供します。詳細はこちらをクリック。
• Lattice DiamondのProject ViewsによってGUIの使いやすさが向上
• 多機能デバイス用の手軽な設計ソリューション
• LatticeECP3-17がセキュリティ/監視、ビデオおよび通信ブリッジ・アプリケーションを可能に
• トップ記事ページへ

ラティスNEWS 2010年8

• Lattice Diamond設計ソフトウェア、低電力でコスト要件の厳しいFPGAアプリケーション新時代の先駆け
  Lattice Diamondソフトウェアは、強力なツール、効率的な設計フロー、および最新のユーザインターフェイスが一体となり、設計者が省電力でコスト要件の厳しいFPGAアプリケーションに短期間で取り組むことができます。詳細についてはこちらをクリック。
• 低コストなLatticeXP2 Brevia開発キットがアプリケーション開発を加速
  LatticeXP2 Brevia開発キットと28種類のデバイス動作検証済みの参照設計により、設計者はLatticeXP2 FPGAの多様性を短期間で習得し、幅広い用途のソリューションを迅速に開発できます。このキットは2010年08月31日まで特別価格29ドルで提供中です。詳細はこちらをクリック。
• ラティスとAffarii Technologies社が無線インフラストラクチャ用の完全なRRHソリューションを提供
  ラティスとAffarii Technologies, Ltd.社は、LatticeECP3 FPGAをベースとした、無線インフラストラクチャ設計者向けの完全な3G/4GベースのRRHソリューションを開発しました。この低コストソリューションを使用すると、柔軟性や性能を犠牲にすることなく省電力RRHを開発できます。詳細についてはこちらをクリック。
• LatticeECP3 FPGAを使用した高性能DSPフィルタデザイン
• ビデオセキュリティおよび監視アプリケーション用のフルHDカラーパイプ
• FPGAファブリック、DSP乗算器、および組み込みRAMを活用した革新的ストリーミングの高ダイナミックレンジIPが、外付けフレームバッファ不要で1080p60ビデオイメージ信号処理を提供します。詳細についてはこちらをクリック。
• 最新の「Free Diamonds?（無料のダイアモンド?）」をお読みください
• トップ記事ページへ

ラティスNEWS 2010年7

• DVB-ASI IPコアをリリース
  “DVB via Asynchronous Serial Interface”（DVB-ASI）は主にテレビアプリケーション用で、ケーブルメディアを通してMPEG-2ビデオストリームを最大270 Mbpsで伝送するために設計されています。詳細はこちらをクリック。
• LatticeECP3 JESD204AとNXP Semiconductors社の高速コンバータとの相互接続テスト
  最近、NXP社はCGV高速データコンバータ（ADC/DAC）ファミリ用として、LatticeECP3をベースにした2つの低コスト、省電力デモボードの発売を発表しました。詳細はこちらをクリック。
• MachXO PLDでバウンダリスキャン・テストを簡略化
• 展示会振り返り：Embedded Systems Expo 2010 [EN]
• 無償のオンデマンド・ビデオとウェブキャストs [EN]
• トップ記事ページへ

ラティスNEWS 2010年6月

• ラティスが電源管理と制御のガイドブック“Power 2 You”を発表
  “Power 2 You”では、電源シーケンス制御、監視、トリミング、活線挿抜、給電など、幅広いアプリケーションにおけるパワーマネージャIIデバイスファミリの使用法が詳細に説明されています。こうした電源管理アプリケーションの市場投入期間を設計者が短縮できる、新しい4つの参照設計も発表しました。詳細はこちらをクリック。
• ベースバンド処理用の低価格Serial RapidIOソリューション
  LatticeECP3 FPGAファミリとSerial RapidIO 2.1 IPコアは、ベースバンド処理アプリケーションにありがちな処理とブリッジの難題を解決する、総合的ソリューションの提供に役立ちます。詳細はこちらをクリック。
• LatticeECP3 SPI4 IPコアをリリース
• FPGAインターフェイス参照設計のための高性能DAC
• 新しいパワーマネージャII参照設計
• SDバスを使用したSDフラッシュコントローラ参照設計
• LatticeECP3-35がビデオ、セキュリティ/監視、および通信アプリケーション用としてさらに省電力化および低価格化
• トップ記事ページへ

ラティスNEWS 2010年5月

• 分以内でPCI Expressリンクが動作可能に!
  新しいLatticeECP3 PCI Express開発キットのすべてのコンポーネントは、連携して迅速なシステム評価と設計を可能にするよう開発されています。分かりやすい手順説明に従うだけで、設計者は最短30分間でデモを実行し、2時間以内に設計を評価することができます。 詳細はこちらをクリック。
• システム制御を簡素化
  温度測定、電流モニタ、電源シーケンス制御、ファン制御、および故障の記録は、システム制御設計で使用される一般的な基板制御機能です。使いやすいMachXO制御開発キットを利用すると、リスクと手間を減らし、設計の柔軟性を高めることができます。このキットは、2010年5月15日まで特別価格119ドルで提供中です。詳細はこちらをクリック。
• LatticeECP3-35がビデオ、セキュリティ/監視、および通信アプリケーション用としてさらに省電力化および低価格化
• PLDを使用したシステムの省電力化
• LatticeECP3 XAUIとMarvell Alaska X 88X2040 PHYの相互接続
• ispLEVER 8.0 Service Pack 1を公開
• 新しいホワイトペーパー："Pre-tested System-on-Chip Design Accelerates PLD Development"
• トップ記事ページへ

ラティスNEWS 2010年4月

• 価格、消費電力、パッケージサイズの最適なバランス
  低コストispMACH 4000ZEピコ開発キットは、ispMACH 4000ZEの評価とプロトタイプ作成に役立つコンパクトなプラットフォームです。詳細はこちらをクリック。
• ラティスispMACH 4000 CPLDの出荷数が2億個を達成
  ラティスのCPLDは、グルーロジックや汎用I/O拡張から、電圧レベル変換およびLEDドライバまでのさまざまなソリューションを設計者に提供します。その価格と消費電力、およびパッケージオプションの優れたバランスから、ispMACH 4000はプログラマブルロジックの標準として、エンジニアに幅広く受け入れられています。詳細はこちらをクリック。
• LatticeECP3 FPGAファミリがEDN Innovation Awardsの最終候補として選定
• 新しい5分間のLatticeECP3 CPRIソリューション・ビデオ
• LatticeECP3 FPGA用RRUソリューションのWebcast
• LatticeXP2ピコプロジェクタのアプリケーション例
• ラティスがシンガポールにオペレーションセンターを設立
• トップ記事ページへ

ラティスNEWS 2010年3月

• LatticeECP3 DDR3 SDRAMコントローラIPコアを発売
  業界唯一のDDR3メモリコントローラを持つ低コストFPGAが、DDR3デバイスとDDR3 DIMMの両方のインターフェイスをサポートします。詳細はこちらをクリック。
• 新しい設計例がファインピッチBGAパッケージのデザインインをスピードアップ
  新しいPCB CADリソースは、最小限のシステムスペースで高いI/O密度の実現に適したソリューションとして登場した、ラティスのファインピッチ（0.8 mm以下）ボールピッチBGAパッケージの採用を促進するために開発されました。 詳細はこちらをクリック。
• MachXOおよびispMACH 4000ZE PLDでデジタルカメラも手軽に設計
• LatticeECP3 FPGAファミリのご紹介
• 新製品によってラティスの第4四半期の収益性が上昇 [EN]
• LatticeSC/Mのパッケージ変更 [EN]
• 無料のMachXO ProcessorPM技術セミナー ～ Milpitas, CA [EN]
• ラティスが "FPGA Camp" に参加 [EN]
• 無償のオンデマンド・ビデオとウェブキャスト [EN]
• トップ記事ページへ

ラティスNEWS 2010年2月

• 謹賀新年 [EN]
• LatticeECP3がElectronic Products誌の2009プロダクト・オブ・ザ・イヤーに
  LatticeECP3 FPGAファミリが、Electronic Products誌のデジタルIC "プロダクト・オブ・ザ・イヤー"に選ばれました。Electronic Products誌からプロダクト・オブ・ザ・イヤーはエレクトロニクス業界で最も競争の激しい賞であり、これに認定されたことは大変な栄誉です。この賞がこれほど高い関心を持たれている理由は、その長い歴史と編集者の選定の厳しさにあります詳細はこちらをクリック。
• FPGA Journal誌がLCD-Pro評価キットを紹介
  ラティスは最近、ボードカメラ、ディスプレイ、IP（Intellectual Property）が内蔵された、FPGAファミリ用の柔軟なイメージ処理プラットフォームである、LCD-Pro評価キットを発売しました。最近このキットが、FPGA Journal誌の紹介記事で注目されました。. 詳細はこちらをクリック。
• 次のPLD設計を効率よく開始
• 最新記事を参照: "不要なアナログと無料のビット: LVDSバッファを使ったADC"および"I/O初期化: 落とし穴に注意" [EN]
• トップ記事ページへ

ラティスNEWS 2010年1月

• 新しい開発ボードでispClock5400Dを迅速に評価
  新しいispClock5400D評価ボードは、ispClock5406Dインシステム差動クロック分配デバイスの性能・特性を評価するための、使いやすく低コストのプラットフォームです。詳細はこちらをクリック。
• ラティスとPraesum Communications社が、業界初となるSerial RapidIO 2.1対応の低コストFPGAを発表
  RapidIOは、無線インフラストラクチャ・アプリケーションで幅広く採用されており、ベースバンド処理においてDSPクラスタの相互接続で主に使用されています。以前は、このようなアプリケーションでは高価で高級なFPGAに頼っていました。詳細はこちらをクリック。
• ラティスが2500万個のMachXO PLDを出荷
• ファミリで最大規模LatticeECP3-150 FPGAの量産開始
• LatticeECP3 FPGAファミリが名誉あるe-Legacy Awardsを受賞 [EN]
• EDN ChinaでLatticeECP3 FPGAファミリとProcessorPM電源管理デバイスが栄冠に輝く [EN]
• 新しいTechBitesの"Science and Technology Collaborative Community"でラティスがブログに登場 [EN]
• トップ記事ページへ

2009

ラティスNEWS 2009年12月

• 新しいispLEVER 8.0 FPGAソフトウェアが設計性能を向上
  ラティスはispLEVER 8.0をリリースしました。本メジャーアップデートによってLatticeECP3 FPGAファミリをサポートし、LatticeMico32ベースのソリューションに対する機能強化が行われたこの新しいバージョンには、サードパーティの最新論理合成、およびシミュレーションツールも含まれています。 詳細はこちらをクリック。
• ラティスとAffarii社による"digitalTRX" RRHソリューションがコストと消費電力を削減
  ラティスと、ネットワークおよび遠隔通信アプリケーションのソリューションプロバイダであるAffarii Technologies社は、無線インフラストラクチャ設計者向けの完結した3G/4GベースRRH（Remote Radio Head）ソリューションを開発しました。これは低電力、低コストのFPGAを使用した初の完全RRHソリューションであり、柔軟性や性能を犠牲にすることなく低電力RRHの導入を可能にするものです。詳細はこちらをクリック。
• MachXO制御開発キットがシステム制御設計を簡素化
• PAC-Designer 5.2が新しいパワーマネージャIIデバイスとHDL検証をサポート
• トップ記事ページへ

ラティスNEWS 2009年11月

• ラティスが放送用ビデオ高速接続ソリューションを発売
  ラティスのSMPTEアプリケーション用の豊富なプラットフォームが、SD、HD、3G-SDIのマルチレート対応という難題に対して、コスト効率が高く柔軟なアプローチを提供します。詳細はこちらをクリック。
• 新しい評価ボードがLatticeECP3 FPGAをサポート
  LatticeECP3シリアルプロトコルボードを使用すると、LatticeECP3高速SERDESトランシーバの機能の評価と実験が可能です。詳細はこちらをクリック。
• 貴方の次の設計をラティスの参照設計で直ちに開始してください
• ラティスとEpsonがSERDESおよびビデオ用基準クロックのコストを大幅削減
• LatticeECP3がまたも業界の栄誉を獲得 [EN]
• トップ記事ページへ

ラティスNEWS 2009年9月

• LatticeECP3-150 FPGAが無線通信および有線通信アプリケーションに比類ない価値を提供
  ラティスはLatticeECP3デバイスの最大規模品である、LatticeECP3-150の発売を発表しました。この低消費電力FPGAは3G基地局の量産低コスト設計、およびその他の複雑なアプリケーションに最適です。詳細はこちらをクリック。
• ラティスが民生電子機器の設計を迅速化、容易化
  新しい参照設計と開発キットは、低消費電力で実装面積に制限のあるアプリケーションを対象としています。詳細はこちらをクリック。
• コンフィグレーション可能な先進のタッチスクリーンLCDビデオアプリケーション用プラットフォームを発売
• LatticeECP3のSERDESがSONET/SDHプロトコルをサポート
• ispLEVER Classicがバージョン1.3にアップデート
• LatticeECP3およびProcessorPMがEDN-China Innovation Awardsの候補に [EN]
• LatticeFPGAがe-Legacy Awardsの最終候補に [EN]
• トップ記事ページへ

ラティスNEWS 2009年8月

• 新しいMachXOコントロール開発キットによる、システムコントロールアプリケーションの市場投入までの時間を短縮
  MachXOコントロール開発キットは、温度や電流のモニタ、供給電源シーケンス制御、リセット分配、ファン制御などのシステムコントロール・アプリケーションのプロトタイプをすばやく作成するためのプラットフォームです。詳細はこちらをクリック…
• $49キットはProcessorPMのすぐに使用できる汎用評価プラットフォーム
  新しいProcessorPM開発キットを使用すれば、ProcessorPM電源管理デバイス、リセット生成器のプログラマブルなシングルチップ・ソリューション、ウォッチドッグタイマ、電圧管理機能などをもつシステムの迅速な設計が可能になります。詳細はこちらをクリック…
• 新しい参照設計による開発期間の短縮
• 画像処理と組み込み用途に対応するTachysséma社のHV3モジュール [EN]
• EDNの新しい記事で紹介されたパワーマネージャファミリ [EN]
• トップ記事ページへ

ラティスNEWS 2009年7月

• 新しいMachXOパッケージオプションがコストとボードサイズを削減
  通信インフラストラクチャ、サーバ、産業用および民生用アプリケーションにおけるボードサイズ削減のニーズの高まりに応えて、ラティスでは好評なMachXO PLDファミリに新しい0.8 mmピッチ256ボールのチップアレイBGA（caBGA）パッケージを発表しました。これにより、コスト要件が厳しく、ボードサイズに制限のある設計の実装に関して、設計者に幅広い範囲のパッケージ・オプションが提供されます。詳細はこちらをクリック...
• ispLEVER 7.2サービスパック2を公開
  設計ツール保守契約の有効なユーザに対して、ispLEVER設計ツールスイートのバージョン7.2用サービスパック2 (SP2)が無償で提供開始されました。このSP2ではミッドレンジのLatticeECP3および不揮発性LatticeXP2 FPGAファミリの重要なアップデートをはじめとして、ツールスイートが全体的に機能アップされています。 詳細はこちらをクリック...
• LatticeECP3 FPGA用トランシーバ・ベースのIPサポート
• MachXOでの低コスト水晶の使用
• Hans Schwarzが重役に就任 [EN]
• トップ記事ページへ

ラティスNEWS 2009年6月

• LA-LatticeXP2ファミリの新しい自動車用認定パッケージ
  小型で強力な自動車ソリューションの需要の高まりに応えるため、ラティスでは不揮発性LA-LatticeXP2 FPGAファミリで、低コストで自動車温度グレードに認定されたパッケージを発表しました。この新しい32ボールcsBGAパッケージを使用すると、設計者が自動車システムのタイトなフォームファクタに処理能力を詰め込むことができます。 詳細はこちらをクリック...
• 産業用温度に認定されたLatticeXP2デバイスを量産用に発売%)
  ラティスは普及したLatticeXP2 FPGAファミリで、産業用温度グレードに認定されたバージョンを発売しました。低価格で小型のBGAまたはQFPパッケージで提供されるLatticeXP2が、標準のコマーシャルおよび自動車用温度グレードに加えて、産業用を選択できるようになりました。 詳細はこちらをクリック...
• LatticeECP3 FPGA用のDSP IPサポート
• 4G通信システム用マルチチャネルDDC/DUC参照設計
• トップ記事ページへ

ラティスNEWS 2009年5月

• 新しい “プロセッサ・パワーマネージャ” がマイクロプロセッサのサポートコストを削減
  新しいProcessorPMデバイスは、マルチプロセッサおよびDSP設計で使用される電源管理IC別々の機能を集積し、監視精度を高め、設計の信頼性を向上します。詳細はこちらをクリック...
• LatticeECP3 FPGA用のIPサポート
  多数のIPコアが最近リリースされたLatticeECP3 FPGAファミリに対応するようになりました。今後、より多くのIPが対応する予定です。詳細はこちらをクリック...
• LatticeECP2は参照デザインの "主役"
• Huawei Technologies社がラティスのカスタマサポートを賞賛
• トップ記事ページへ

ラティスNEWS 2009年4月

• LatticeMico32システムがLatticeMico32ベースのプラットフォームの "インラインメモリ" をサポート
  LatticeMico32 CPUが、LatticeMico32専用のプロセッサ・ローカルバスでオンチップメモリと接続できるようになりました。詳細はこちら...
• 監視およびタイミング・アプリケーションで差動センサが優れた精度を実現
  DパワーマネージャIIデバイスファミリは、差動センシングにより従来のシングルエンド入力のディスクリートICでは達成できなかった高精度な電圧監視と、DC/DCトリム回路を提供します。詳細はこちら...
• SOHO VOIP ソリューション: Intel/Lattice HSS - PCI Expressブリッジ
• トップ記事ページへ

ラティスNEWS 2009年3月

• 新しい5分間ビデオは今注目のラティス製品をフィーチャ
  複数の新しいビデオが新FPGAのLatticeECP3やMachXOミニ開発キット、また7:1 LVDSインターフェイス、PCI Express、およびその他をハイライトします。詳細はこちらをクリック
• ispLEVER 7.2はトリガ機能を拡張した新Revealを提供
  新しいトリガ機能は、Revealロジックアナライザに、より大きな柔軟性とパワーをもたらします。詳細はこちらをクリック
• LatticeXP2 7:1 LVDSビデオ参照設計とデモキットが現在入手可能
• 低コストで不揮発性PLDのMachXOを用いるプラットフォーム管理
• 消費電力効率をチューニング [EN]
• 展示会の振り返り：Embedded World Conference 2009, Nuremberg Germany [EN]
• トップ記事ページへ

ラティスNEWS 2009年2月

• エディタからのお知らせ [EN]
• 新製品LatticeECP3：業界で現行最少電力で高価値のFPGA
  超低消費電力でコスト最適化された65nmプロセスFPGAアーキテクチャを活用するLatticeECP3は、前世代ファミリの機能を新しいレベルへと拡張し、競合デバイスよりもはるかに少ない消費電力とコストで高機能を提供します。詳細はこちらをクリック
• MachXO Thumbnail新しいMachXO参照設計とミニ開発キットで設計時間を短縮
  新たな15の参照設計と59ドルの新ミニ開発キットで、大量生産されるコスト要件の厳しい小論理規模のアプリケーションに最適です。 詳細はこちらをクリック
• 超低位相ノイズのゼロ遅延バッファ・クロックファミリを発表
• ispLEVER 7.2サービスパック1が入手可能に
• PAC-Designer 5.0がダウンロード可能に [EN]
• ラティスが1500万個のMachXO PLD出荷を達成
• トップ記事ページへ

ラティスNEWS: 2009年1月

• 新しいispLEVER 7.2設計ツールにクロックドメイン分析レポートを追加
  TRACEレポートの新しいClock Domains Analysisセクションは、ラティスから最近リリースされたispLEVER 7.2設計ソフトウェアに含まれる便利な新機能の１つです。このレポートに含まれる情報は、設計が正しく制約されているかどうか検証するうえで重要です。詳細はこちらをクリック
• ispPAC-POWR607 Power Manager IIデバイスが複数のディスクリートICを集積
  エンジニアは、回路基板のコスト削減と信頼性向上というプレッシャーを受けているため、電源監視に使用する部品数削減のチャンスを見落とすことがよくあります。ispPAC-POWR607は、リセット生成、ウォッチドッグタイマ（WDT）、電圧監視ICが1つのデバイスにまとめられた理想的なソリューションです。詳細はこちらをクリック
• LatticeECP2M FPGAファミリが栄誉あるEDN China Awardを受賞
• トップ記事ページへ

2008

ラティスNEWS: 2008年12月

• ispMACH 4000ZEデバイスがさらに小型化
  ラティスの低電力ispMACH 4000ZE CPLDが、サイズに制約のあるハンドヘルド・アプリケーションに最適な、36%小型化されたucBGAパッケージで発売されました。詳細はこちらをクリック
• ispClock5300S：革新的なPCBクロック分配
  ispClock5300Sを使用すると、システムエンジニアはPCBクロック・ソリューションを製品間で標準化できるようになります。 詳細はこちらをクリック
• ラティスがSERDES Framer Interface, Level 5（SFI-5）IPコアを発表
• トップ記事ページへ

ラティスNEWS: 2008年9月

• ispLEVER7.1サービス・パックが入手可能
  ispLEVER7.1ソフトウェアのためのこの重要なアップグレードには、新しいサード・パーティの統合/シミュレーション・ツール、コンフィグレーション・ユーティリティORCAstraの統合が含まれています。またRevealロジック・アナライザはリナックス・プラットフォームへのサポートを拡張し、さらにLatticeXP2不揮発性FPGAファミリとして新規に車載用温度グレードのサポートを追加しています。  詳細はこちらをクリック
  
• PCIエクスプレス性能のためのスキャッター・ギャザーDMAデモ
  新しいデモは不連続メモリシステム対応で、高スループットPCIエクスプレス・アプリケーションの測定を可能にしています。  詳細はこちらをクリック
  
• 改良されたSPI4.2インターフェースは数多くのメリットを提供
• PACデザイナ設計ツールはパワー・マネジャIIデバイスの車載用途版をサポート
• トップ記事ページへ