2010年7月

DVB-ASI IPコアをリリース

Digital Video Broadcasting（DVB）はデジタルテレビのオープン標準スイートです。 DVB via Asynchronous Serial Interface （DVB-ASI）は主にテレビアプリケーション用で、ケーブルメディアを通して、MPEG-2ビデオストリームを最大270 Mbpsで伝送するために設計されています。DVB-ASIの電気的実装はSDI（Serial Digital Interface）に類似しています。

DVB-ASIは階層型アーキテクチャをベースとし、各レイヤは固有の電気的または論理的機能を実行します。

• レイヤ0は物理レイヤで、増幅、インピーダンスマッチング、コネクタが含まれ、インターフェイスの電気的互換性が確保されます。
• レイヤ1はコーディングレイヤで、8b10bエンコーディング/デコーディング、カンマキャラクタ挿入/削除、クロック/データリカバリ、およびパラレルシリアル/シリアルパラレル変換が含まれます。
• レイヤ2は、トランスポートストリーム・パケットの生成や、リードソロモン・エンコーディング/デコーディングなどのハイレベル機能を処理します。

 

 

ラティスのDVB-ASI IPコア [EN]とLatticeECP3 SERDES/PCSの組み合わせによって、DVB-ASIインターフェイスのレイヤ1、およびレイヤ2の一部が実装されます。

特長:

• 独立したレイヤ2送信クロックをサポートする、コンフィグレーション可能な送信FIFO
• 独立したレイヤ2受信クロックをサポートする、コンフィグレーション可能な受信FIFO
• 送信側でのパケットカンマ挿入の自動開始
• 送信側でのレートに応じたカンマ挿入
• トランスミッタおよびレシーバで有効な、同期およびデータ用のハンドシェイク信号
• 送信および受信FIFOフル・インジケータ
• パケット開始を示す、受信同期バイトインジケータ
• オプションでコンフィグレーション可能な、FIFOのAlmost Full、Almost Emptyインジケータ
• ポート名の一致による、LatticeECP3 SERDES/PCSとのシームレスな接続
• ロック、同期バイト、パケットサイズ、ラントおよびジャイアントインジケータなどのレイヤ2機能

DVB-ASIのサンプル設計

IPコアには、IPコアブロック、LatticeECP3 SERDESブロック、DVB-ASIトラフィック・ゼネレータブロック、データ比較ブロックなど、セルフチェック用のトップレベル設計が付属しています。テストベンチによってサンプル設計が実現され、クロックおよびその他の制御信号が適用されます。IPコアによるデモ設計は平易なVerilogで作成され、IPコア、SERDES、およびその他のロジックを使用した完全なDVB-ASI送受信システムの実例となっています。

作成されたDVB-ASI IPコアには、次の2つのサンプル設計が付属しています。

• シングルチャネル・デモデザイン～ シングルチャネルDVB-ASIデモデザインは、外付けのDVB-ASIソースまたはシンクなしで、IPコアの送信および受信ロジックのテストに使用できます。IPコアに加えて、ランダムデータ生成モジュール、LatticeECP3 SERDES/PCS、LCDキャラクタディスプレイ・インターフェイス、その他のテストロジックが含まれています。
• 2チャネル・デモデザイン ～ 2チャネル・デモデザインは、単一SERDESクワッド内で動作するDVB-ASI2チャネルの機能を、テストおよびデモするために設計されています。

 

 

評価ボード

DVB-ASI IPコアは、LatticeECP3ビデオプロトコルボード [EN]で評価できます。

 

 

ソフトウェア・サポート

DVB-ASI IPコアは、ラティスのIPexpressツールを使用して作成できます。ユーザがコンフィグレーション可能なIPコアであるため、IPのコンフィグレーションと、設計に使用するネットリストおよびシミュレーションファイルの生成が可能です。このGUIベースのツールでは、設計者がさまざまなパラメータを指定してIPコアを作成できます。

 

その他の情報

DVB-ASI IPコアの詳細については、ラティスのウェブサイト [EN]をご覧ください。