2010年7月

MachXO PLDを使用してバウンダリスキャン・テストを簡略化

JTAG規格がIEEE1149.1として正式決定され、以降のICに採用されたため、テスト用回路基板でBoundary Scan Testing（BSCAN）が広く採用されるようになりました。しかしテレコムやインフラストラクチャ、および産業用市場で一般的な大規模回路基板では、故障を検出して切り分け、テスト時間を短縮し、物理的な配線を行いながら、スキューと電圧変換のバランスをとり、特殊なCPUニーズに対処するという複数の課題に、設計者が直面しています。

従来、BSCAN制御はASSPを使用して実装されてきましたが、ASSPの使用には高価で電圧レベルとポート数が固定され、カスタマイズできないという問題があります。

PLDベースのBSCAN制御ソリューションを使用すると、設計者は電圧変換とクロックバッファが不要になることで、ボードのコストを削減して、ボードのレイアウトを簡素化し、同一IC内にカスタムロジックを内蔵することで、テスト時間を短縮して、システムを大幅に統合することができます。

MachXO PLDは、次の特長によって優れたソリューションを提供します。

• 高い柔軟性
• 低いコスト
• シンプルなボードレイアウト
• 電圧変換
• ロジックのカスタマイズ

MachXO PLDによるBSCAN制御アプリケーションの例

ラティスのMultiple Boundary Scan Port Addressable Buffer (BSCAN1)およびMultiple Boundary Scan Port Linker (BSCAN2)参照設計を使用すると、設計者はMachXO制御開発キットを使用して短時間でBSCAN制御アプリケーションのプロトタイプを作成できます。

その他の情報

MachXO PLDファミリ、BSCAN1およびBSCAN2参照設計の詳細については、ラティスのウェブサイトをご覧頂くか、お近くのラティス販売代理店までお問い合わせください。