|
通信インフラストラクチャ、サーバ、産業用および民生用アプリケーションにおけるボードサイズ削減のニーズの高まりに応えて、ラティスでは好評なMachXO PLDファミリに新しい0.8 mmピッチ256ボールのチップアレイBGA（caBGA）パッケージを発表しました。これにより、コスト要件が厳しく、ボードサイズに制限のある設計の実装に関して、設計者に幅広い範囲のパッケージ・オプションが提供されます。詳細はこちらをクリック...
設計ツール保守契約の有効なユーザに対して、ispLEVER設計ツールスイートのバージョン7.2用サービスパック2 (SP2)が無償で提供開始されました。このSP2ではミッドレンジのLatticeECP3および不揮発性LatticeXP2 FPGAファミリの重要なアップデートをはじめとして、ツールスイートが全体的に機能アップされています。 詳細はこちらをクリック...
ラティスは最近、LatticeECP3ファミリをサポートする、トランシーバ・ベースのIPコアを2種類発表しました。 詳細はこちらをクリック...
より安価なクロックソースから高品質クロックを得るためにMachXO PLDを使用することで、今後のボード設計のコストを削減してください。詳細はこちらをクリック...
Xilinx社の元副社長Hans Schwarzが、6月4日にラティスの重役に就任しました。詳細はこちらをクリック... [EN]
|
