|
| トップ記事 |
|
TRACEレポートの新しいClock Domains Analysisセクションは、ラティスから最近リリースされたispLEVER 7.2設計ソフトウェアに含まれる便利な新機能の１つです。このレポートに含まれる情報は、設計が正しく制約されているかどうか検証するうえで重要です。詳細はこちらをクリック
エンジニアは、回路基板のコスト削減と信頼性向上というプレッシャーを受けているため、電源監視に使用する部品数削減のチャンスを見落とすことがよくあります。ispPAC-POWR607は、リセット生成、ウォッチドッグタイマ（WDT）、電圧監視ICが1つのデバイスにまとめられた理想的なソリューションです。詳細はこちらをクリック
ラティスの低価格FPGAファミリが、デジタルICおよびプログラマブルロジック部門で認定されました。詳細はこちらをクリック
|
| セミナーとイベント |
|
|
| サポートと資料 |
|
|
|
|
アカウント・インフォ
