ラティスNEWS 2009年2月

ispLEVER 7.2サービスパック1が入手可能に

新デバイスのサポート、サードパーティ製ツール、新製品機能などが含まれるアップデート

ラティスのispLEVER FPGA設計ソフトウェアの最新アップグレードとして、バージョン7.2 サービスパック1（SP1）を発表します。今回の重要なアップグレード内容は次のとおりです。

• LatticeECP3 FPGAファミリのサポート
• クロックブースト・アルゴリズムの実行時間と性能を改善
• パワーカリキュレータ、SSOアナライザ、Mico32各ツールの更新
• LatticeECP3およびMachXO製品へのハードウェア・デバッガの対応
• サードパーティの論理合成および論理シミュレーション・ツールの更新

ispLEVER 7.2 SP1に含まれる新機能の全リストについては、こちらをご覧ください。

LatticeECP3 FPGAファミリのサポート

ispLEVER 7.2 SP1リリースは、高度な配置および配線アルゴリズムによる大規模設計の実行時間の削減と、クロックブースト・フローによる性能向上など、LatticeECP3 FPGAファミリに対する実装および検証サポートがすべて用意されています。LatticeECP3ファミリの低消費電力を目的としたアプリケーションの設計者は、FPGA業界最先端の電力見積もり・計算ツールであるパワーカリキュレータを使用することで、安心して設計を進めることができます。パワーカリキュレータは、標準(Typ.)消費電力だけでなく、実際のシリコン測定に基づいて最悪ケースの消費電力も見積もります。温度、電圧、活性化率(AF)など環境条件が異なる場合の消費電力をパワーカリキュレータがすぐに再計算するため、解析をとても容易に行えます。

SSOアナライザでは、予定するピン配置が十分なノイズマージンを持ち、信頼できる動作をするかどうかが確認できます。SSOアナライザを使用すると、ボードレイアウトが原因のノイズなど、さまざまな環境条件における解析で、ボードを作成することなく見積もることができ、従ってコストのかかる再設計を防止できます。また、オープンソースのLatticeMico32ソフトマイクロプロセッサ実装に使用されるラティスMico32システムや、RTLベースのハードウェア・デバッガRevealなどのispLEVERツールがLatticeECP3ファミリ対応になりました。

Mach XOの追加サポート

ispLEVER 7.2 SP1リリースでは、MachXO1200および2280デバイスに対して、RTLベースのハードウェア・デバッガRevealのサポートが追加されました。MachXOの設計者はデータ取り込みに分散RAMまたはEBRを使用したリソース管理機能を持つRevealソフトウェアを使用して、ユーザ設計のデバッグにアクセスする回路を含めることができます。

新しいサードパーティ・ツール

ispLEVER 7.2 SP1では、Windows、Linux、UNIXの各プラットフォーム用Synopsys社 Synplify Pro for Lattice v9.6L2の最新リリースが採用されています。この強力な論理合成ツールでは、すべての設計者がLattice FPGAの設計で最良の実装結果を得ることができます。Windowsユーザ用としては、FPGAの設計検証やデバッグ用の高速で強力な機能とツールであるActive-HDL Lattice Edition v8.1sp1論理シミュレーション環境も含まれています。

入手性

ispLEVER 7.2 SP1は、ispLEVER 7.2ソフトウェアの全ユーザが今すぐ入手できます。ispLEVER 7.2ソフトウェアに付属するispUPDATEユーティリティを使用してダウンロードするか、又はラティスWebサイトから直接ダウンロードすることにより入手できます。