アカウント・インフォ         see this page in Englishsee this page in Chinese

ラティスNEWS 2009年2月

Contents

ラティスが超低位相ノイズ、ゼロ遅延バッファ・クロックファミリを発表

新製品ispClock5400Dファミリはスキュー微調整が可能なプログラマブル差動出力バッファ

ラティスはCleanClock超低位相ノイズPLLを採用した新しい差動クロック分配IC ispClock5400Dファミリを発表しました。ispClock5400Dファミリには、6出力のispClock5406Dと10出力のispClock5410Dが含まれます。ispClock5400DデバイスのFlexiClock出力部は、複数のインターフェイス規格とデュアル・スキュー制御機能をサポートします。

ispClock5400Dファミリを使用すると、設計者は差動クロック・ネットワークのコストを削減して複雑さを低減しながらも、基板組み立て後も設計変更が可能となる柔軟性が得られます。ispClock5400Dの利点を生かせる代表的なアプリケーションとしては、SERDES技術を使用する高速シリアル通信ICへの高品質基準クロックの供給、および一般的に回路基板内での高周波クロックの分配に使用される、ファンアウト・バッファやゼロ遅延バッファなどのコンポーネントの統合があります。

アーキテクチャ

CleanClock PLL

ispClock5400Dデバイスには、オンチップのプログラマブル・アナログフィルタ、400MHz以上の入力クロック周波数を持つプログラマブルVCOなど、超低位相ノイズCleanClock PLLが内蔵されています。PAC-Designerソフトウェアツールによって、入出力クロック周波数に応じたPLLのパラメータが自動的に決定されます。この広帯域CleanClock PLLは、PCI ExpressおよびSATAのクロック分配に必要な、スペクトル分散クロックとの互換性を持っています。PLLの位相ノイズは十分に低く、SERDESチップへのクロック源として適しています。

FlexiClock出力

ispClock5400ファミリは、インシステム・プログラマブルFlexiClock差動出力を提供します。各出力は、LVDS、MLVDS、HCSL、LVPECL、HSTL、SSTLなど多数の規格とインターフェイスするように構成できます。出力クロックは、位相角および時間スキュー・メカニズムを使用して、個別にスキュー調整可能です。しかも、I2Cインターフェイスを使用してインシステムでスキューを動的に変更できます。

基板組み立て後のタイミング調整

各デバイスの構成はオンチップの不揮発性メモリに保持され、JTAGインターフェイスを通じてプログラム可能です。デバイスの一部の特性は、I2Cインターフェイスを通じて動作中に変更可能です。このデバイスの設計はラティスのPAC-Designerソフトウェアツールでサポートされます。

 

ispClock 5400D Block Diagram

ispClock5400Dブロック図

 

代表的アプリケーション

SERDES基準クロック源

SERDESの内蔵されたFPGA（新しいLatticeECP3ファミリなど）やASSPで必要とされる基準クロック源は、従来は差動出力を持つ高価な水晶発振器で対応していました。CMOS発振器とispClock5406Dデバイスの組み合わせよりも、差動インターフェイス発振器のコストが高いことから、低コストで低周波数のCMOS発振器によるクロック源をispClock5400Dデバイスと共に使用して、実装の総コストを削減できます。

シンプルな低コスト差動クロック分配ソリューション

クロック分配の条件は、ロジック・インターフェイスのタイプ、周波数、ジッタ、および出力数で決まります。ディスクリートによる既製のクロック分配バッファは、これらの1つ1つに対する単独のソリューションになっています。ところが、複数のカードによる一般的なシステムでは、さまざまなベンダによる多数のタイプのクロック分配バッファが必要となり、部品点数が増加して、在庫管理コストが上昇してしまいます。ispClock5400Dデバイスは、ファンアウト・バッファとゼロ遅延バッファのどちらとしてもプログラムでき、出力数もプログラム可能なため、各種のクロック分配条件を満たすことができます。完成した設計は、コストが低いだけでなく、トレース長やデバイス関連のタイミング変動によるタイミングエラーを、設計者が補正することができます。その結果、すべての設計でispClock5400Dデバイスを標準化できます。

ソフトウェア・サポート

ispClock5400Dの設計はPAC-Designer 5.0ソフトウェアツールが持つ、直感的でユーザフレンドリなGUIを使用して実装可能です。PAC-Designer 5.0ツールはラティスのWebサイトからダウンロード forできます。

その他の情報

ispClock5400Dファミリの詳細については、ラティスのWebサイトをご覧になるか、お近くのラティス販売代理店までお問い合わせください。