|
| トップ記事 |
|
今週はラティスが4つの新製品を発表した特別な週となりました。詳細はこちらをクリック [EN]
超低消費電力でコスト最適化された65nmプロセスFPGAアーキテクチャを活用するLatticeECP3は、前世代ファミリの機能を新しいレベルへと拡張し、競合デバイスよりもはるかに少ない消費電力とコストで高機能を提供します。詳細はこちらをクリック
新たな15の参照設計と59ドルの新ミニ開発キットで、大量生産されるコスト要件の厳しい小論理規模のアプリケーションに最適です。詳細はこちらをクリック
新製品ispClock5400Dファミリは、スキューの微調整が可能なプログラマブル差動出力バッファを提供します。詳細はこちらをクリック
このアップデートには、新デバイスのサポート、サードパーティ・ツール、新しい製品機能などが含まれます。詳細はこちらをクリック
新デバイスispClock5400Dに対応する設計ツールスイートで、複雑な電源管理設計を小さなパワーマネージャICに組み込むことができます。 詳細はこちらをクリック [EN]
柔軟性を提供するアーキテクチャが製品発売後3年間での急速な採用を促進しました。 詳細はこちらをクリック
ラティス製品の信頼性について詳述する2008年第4四半期の信頼性モニタレポートが入手可能になりました。詳細はこちらをクリック
|
| セミナーとイベント |
|
|
| サポートと資料 |
|
|
|
|
アカウント・インフォ
