LatticeECP3-17がセキュリティ/監視、ビデオおよび通信ブリッジ・アプリケーションを可能に
各賞を受賞した [EN]高価値、低電力のLatticeECP3ミッドレンジFPGAファミリのLatticeECP3-17デバイスが、信頼性試験を全て完了し、量産が開始されました。これは、この論理規模で4チャネルのSERDESと、最大3.125 Gbpsのデータレートを持つ、唯一のミッドレンジFPGAです。LatticeECP3-17は、次のような大量生産、省電力、および低価格のビデオ、セキュリティ/監視、工業用、組み込み用、および商業用アプリケーションに最適です。
- セキュリティ / 監視
- 低コストISP（Image Signal Processing）
- シンプルなビデオ解析アプリケーション
- ビデオ / ディスプレイ
- LEDバックライト制御
- タイミング・コントローラ
- 7:1 LVDSビデオ・インターフェイス
- Sub-LVDSインターフェイス
- SD-SDI、HD-SDI、3G-SDI
- 無線
- JESD204Aを使用した高速ADC/DACとのブリッジ
- 有線
- PCI ExpressからSGMIIへのブリッジ
- ブリッジ・アプリケーション用PCI Express RC-lite
特長
- 17 K LUT4の論理規模による複雑な設計の実装
- 150 Mbps ～ 3.125 Gbpsのデータレートで、PCI Express、イーサネット（1GbE、SGMII、XAUI）、CPRI、Serial RapidIO 2.1、SONET/SDH、SPI4.2、および3G SMPTEといった幅広いシリアルプロトコルをサポートする、最大4チャネルのSERDES
- 実績ある低コストなワイヤボンド・パッケージ
- 1.3 Mbitsの組み込みメモリと、36 Kbitsの分散RAM
- 完全カスケード可能なDSPアーキテクチャと、24個の18×18乗算器および強力な54ビットALU動作
- 2個のDLLと2個のPLL
- 最大222本のI/Oと、800Mbps DDR3など幅広いインターフェイスをサポートするプログラマブルsysIOバッファ
- 入力遅延ブロックを持つ1 Gbps LVDS I/Oにより、高性能ADCおよびDACとのインターフェイスが可能
- この論理規模で競合他社のSERDES対応FPGAよりも27%～31%低い総消費電力
IPコア
Intellectual property（IP）コアとして、FIRフィルタ、FFT、リードソロモン・エンコーダ/デコーダ、CORDIC、CIC、DSP機能用のNCO、CPRI、OBSAI、Serial RapidIO、XAUI、SGMII/ギガビット・イーサネット、PCI Express、Tri-Rate SDI PHY、シリアル接続用JESD204A、DDR/DDR2/DDR3メモリインターフェイスなどがラティスおよびパートナから提供され、ユーザは短い市場投入期間で設計ソリューションを開発できます。
ソフトウェア
LatticeECP3 FPGAファミリは、Lattice Diamond 1.0およびispLEVER 8.1設計ソフトウェアでサポートされ、プロジェクト管理、IP統合、設計プランニング、電力見積もり、配置配線、オンチップロジック解析など、すべての設計作業用の強力なツール一式がそろっています。
その他の情報
LatticeECP3 FPGAファミリの詳細については、ラティスのウェブサイトをご覧頂くか、お近くのラティス販売代理店までお問い合わせください。
2010年9月
