Marvell Alaska 88X2040 4回路トランシーバは、独立した4つのレーンを持つ集積度の高いSERDESデバイスで、高速な双方向ポイントツーポイント・ベースバンドデータ転送を実現し、コスト効率の高いIEEE 802.3ae準拠の10ギガビット・イーサネット、および10ギガビット・ファイバチャネルのアプリケーションをサポートしています。最大3.1875 Gbpsまでのデータレート、8b10b ENDECオプションを持つ32ビット双方向XGMII（10-Gigabit Media Independent Interface）、およびXAUI（eXtended Auxiliary Unit Interface）をサポートしています。88X2040は、内蔵されたTBG（Time Base Generator）とCDRC（Clock/Data Recovery Circuit）を使用して、パラレルからシリアル、およびシリアルからパラレルへの変換を実行します。
各賞を受賞したLatticeECP3 FPGAファミリは、高性能FPGAファブリック、高性能I/O、および最大16チャネルの組み込みSERDESおよび関連するPCS（Physical Coding Sublayer）ロジックを集積したものです。PCSロジックは、さまざまな業界標準の高速シリアルデータ転送プロトコルをサポートするコンフィグレーションが可能です。PCSロジックの各チャネルには専用の送受信SERDESが内蔵され、最大データレート3.2 Gbpsの高速全二重シリアルデータ転送が可能です。各チャネルのPCSロジックは、GbE/SGMII、XAUI、PCI Express、SRIO、CPRI、Tri-rate SDIなど、多数の一般的なデータプロトコルをサポートするようにコンフィグレーション可能です。
XAUIは、少ないピン数で、標準FR-4基材上の最大20インチのPCBトレースをドライブ可能な、高速相互接続を提供します。各XAUIインターフェイスは、それぞれが3.125 Gbpsで動作する4つの自己タイミング8b10bエンコード・シリアルレーンで構成されるため、合計レート10 Gbpsでのデータ転送が可能です。
LatticeECP3 FPGA用のラティスXAUI IPコアは、XAUIデバイスとXGMII（10-Gigabit Media Independent Interface）デバイスとの間のブリッジ用ソリューションを提供します。ソフトロジックによるXGXS（10Gb Ethernet Extended Sublayer）機能を実装し、FGPAに実装されたPCSおよびSERDES機能と組み合わせることで、完全なXAUI-XGMIIソリューションを提供します。
次の図に示すようにXAUI相互接続のテスト構成には、Tycoバックプレーン（16インチHM-ZDスロット使用）、Marvell 88X2040評価LB SMAボード（88X2040デバイスを実装）とインターフェイスするためのSMAからHM-ZDへのドータカード、およびLatticeECP3シリアルプロトコルボード [EN]（LFE3-95E 7FN1156CESデバイスを実装）が含まれます。
テスト構成のブロック図
LatticeECP3 XAUIゼネレータは、XAUI PCSソフトIPおよびLatticeECP3 XAUI PCSを通じて、CJPATパケットをMarvell 88X2040デバイスに送信します。Rx方向では、LatticeECP3 SERDESがMarvell 88X2040からのパケットを再生し、それをXAUI IPがXGMII形式に変換します。そして、XAUIチェッカが受信したパターンをチェックします。
Marvell 88X2040は、完全プロトコル準拠の10ギガビットイーサネット（10 Gbps）CJPATパケットを、XGMIIインターフェイスでチェックします。また、88X2040はXGMIIデータをTx方向にもループバックします。そして、88X2040デバイスはパケットをLatticeECP3デバイスに戻します。
この構成で約1時間40分間動作させました。テスト中、Lattice/MarvellのRxエラーカウンタは0のままでした。テスト終了時には、LatticeECP3 XAUIゼネレータ/チェッカのTxおよびRxパケットカウンタが同一の値を示しており、LatticeECP3 FPGAファミリがMarvell 88X2040デバイスと完全にXAUIで相互接続可能なことが確認されました。システム全体で合計4,958,904,946パケットが転送されています。
ボードの接続
相互接続の詳細については、TN1194; LatticeECP3 Marvell XAUI 10 Gbps Physical Layer Interoperabilityをダウンロードしてください。相互接続テストの詳細については、ラティスのウェブサイトにあるPartners Solutions [EN]ウェブページをご覧ください。
