ラティスNEWS 2010年5月

LatticeECP3-35がビデオ、セキュリティ/監視、および通信アプリケーション用としてさらに省電力化および低価格化

3月18日、ラティスは各賞を受賞したLatticeECP3 FPGAファミリの1つとして、LatticeECP3-35EAデバイスのサンプル出荷を発表しました。この省電力FPGAは、大量生産、省電力、および低価格のビデオ、セキュリティ/監視、工業用、および商業用アプリケーションに最適です。

特長

• 33 K LUT4の論理規模による複雑な設計の実装
• 150 Mbps～3.2 Gbpsのデータレートで、PCI Express、SONET/SDH、イーサネット（1GbE、SGMII、XAUI）、CPRI、SMPTE 3G、およびSerial RapidIOといった幅広いシリアルプロトコルをサポートする、最大4チャネルのSERDES
• 実績ある低コストなワイヤボンドパッケージ
• 1.3 Mbitsの組み込みメモリと、68 Kbitsの分散RAM
• 完全カスケード可能なDSPアーキテクチャと、64個の18×18乗算器および強力な54ビットALU動作
• 2個のDLLと4個のPLL
• 最大310本のI/O。プログラマブルsysIOバッファが800 Mbps DDR3など幅広いインターフェイスをサポート
• 入力遅延ブロックを持つ1 Gbps LVDS I/Oにより、高性能ADCおよびDACとのインターフェイスが可能

IPコア

ラティスでは、設計者が短い市場投入期間でソリューションを開発するための、Intellectual Property（IP）コア、開発ボード、およびソフトウェアを用意しています。IPコアとしては、CPRI、OBSAI、Serial RapidIO、XAUI、SGMII/Gigabit Ethernet、PCI Express、シリアル接続用Tri-Rate SDI PHY、FIRフィルタ、FFT、リードソロモン・エンコーダ/デコーダ、CORDIC、CIC、DSP機能用のNCO、DDR / DDR2 / DDR3メモリインターフェイスなどがあります。

ソフトウェア

LatticeECP3 FPGAファミリは、ispLEVER設計ツールスイート・バージョン8.0、サービスパック1 (SP1)でサポートされ、プロジェクト管理、IP統合、設計プランニング、電力分析、配置配線、オンチップロジック分析など、すべての設計作業用の強力なツールが一式そろっています。

その他の情報

LatticeECP3 FPGAファミリについての詳細は、ラティスのウェブサイトをご覧頂くか、ラティス代理店までお問い合わせください。